<meta name="keywords" content="必胜时时彩开户,keywords" /> ic的前端设计和后端设计流程
(玩电子) 电子手艺学习与研究

ic的前端设计和后端设计流程

作者:刘温电   泉源:本站原创   点击数:x  更新时间:2013年11月26日   【字体:年夜

凭证小我控制的知识,写写自己的明确。前端设计(也称逻辑设计)和后端设计(也称物理设计)并没有统一严酷的界线,触及到与工艺有关的设计就是后端设计。

1.规格制订

芯片规格,也就像功效列表一样,是客户向芯片设计公司(称为Fabless,无晶圆设计公司)提出的设计请求,网罗芯片须要到达的详细功效和性能方面的请求。

2.详细设计

Fabless凭证客户提出的规格请求,拿出设计处置赏罚赏罚妄图和详细完成架构,划分模块功效。

3.HDL编码

应用硬件形貌语言(VHDL,Verilog HDL,业界公司浅易都是应用后者)将模块功效以代码来形貌完成,也就是将现实的硬件电路功效经由历程HDL语言形貌出来,组成RTL(存放器传输级)代码。

4.仿真验证

仿真验证就是磨练编码设计的准确性,磨练的尺度就是第一步制订的规格。看设计能否准确地知足了规格中的一切请求。规格是设计准确与否的黄金尺度,一切背背,不切合规格请求的,就须要重新修改设计和编码。

设计和仿真验证是重复迭代的历程,直到验证效果显示完全切合规格尺度。

仿真验证工具 Synopsys的VCS。

5.逻辑综合――Design Compiler

仿真验证经由历程,阻拦逻辑综合。逻辑综合的效果就是把设计完成的HDL代码翻译成门级网表(netlist)。综合须要设定约束条件,就是你欲望综合出来的电路在面积,时序等目的参数上到达的尺度。逻辑综合须要基于特定的综合库,不合的库中,门电路基本尺度单元(standard cell)的面积,时序参数是纷歧样的。以是,选用的综合库纷歧样,综合出来的电路在时序,面积上是有差异的。

浅易来讲,综合完成后须要再次做仿真验证(这个也称为后仿真,之前的称为前仿真)

逻辑综合工具Synopsys的Design Compiler。

6.STA

Static Timing Analysis(STA),静态时序剖析,这也属于验证领域,它主要是在时序上对电路阻拦验证,检查电路能否存在培植时间(setup time)和保持时间(hold time)的背例(violation)。这个是数字电路基础知识,一个存放器泛起这两个时序背例时,时没有措施准确采样数据和输入数据的,以是以存放器为基础的数字芯片功效一定会泛起效果。

STA工具有Synopsys的Prime Time。

7.形式验证

这也是验证领域,它是从功效上(STA是时序上)对综合后的网表阻拦验证。经常应用的就是等价性检核行动,以功效验证后的HDL设计为参考,较量综合后的网表功效,他们能否在功效上存在等价性。这样做是为了保证在逻辑综合历程当中没有改变原来HDL形貌的电路功效。

形式验证工具有Synopsys的Formality。

前端设计的流程暂时写到这里。从设计水平下去讲,前端设计的效果就是取得了芯片的门级网表电路。


8. DFT

Design For Test,可测性设计。芯片外部经常都自带测试电路,DFT的目的就是在设计的时间就推敲未来的测试。DFT的有数措施就是,在设计中拔出扫描链,将非扫描单元(如存放器)酿成扫描单元。关于DFT,有些书上有详细简介,较量图片就好明确一点。

DFT工具Synopsys的DFT Compiler

9.   结构妄图

结构妄图就是放置芯片的宏单元模块,在全体上一定种种功效电路的摆放职位,如IP模块,RAM,I/O引脚等等。结构妄图能直接影响芯片事实的面积。

工具为Synopsys的Astro

10.   CTS

Clock Tree Synthesis,时钟树综合,质朴点说就是时钟的布线。由于时钟旌旗暗记在数字芯片的全局指导作用,它的漫衍应当是对称式的连到各个存放器单元,从而使时钟从统一个时钟源到达各个存放器时,时钟延迟差异最小。这也是为甚么时钟旌旗暗记须要伶仃布线的启事。

CTS工具,Synopsys的Physical Compiler

11.  布线

这里的布线就是浅易旌旗暗记布线了,网罗种种尺度单元(基本逻辑门电路)之间的走线。好比我们寻常听到的0.13um工艺,或许说90nm工艺,现实上就是这里金属布线可以到达的最小宽度,从微不雅不雅上看就是MOS管的沟道长度。

工具Synopsys的Astro

12. 寄生参数提取

由于导线自己存在的电阻,相邻导线之间的互感,耦合电容在芯片外部会发生旌旗暗记噪声,串扰和反射。这些效应会发生旌旗暗记完全性效果,招致旌旗暗记电压摇动和变换,假定严重就会招致旌旗暗记掉落真弱点。提取寄生参数阻拦再次的剖析验证,剖析旌旗暗记完全性效果是异常主要的。

工具Synopsys的Star-RCXT

13.     领土物理验证

对完成布线的物理领土阻拦功效和时序上的验证,验证项目许多,网罗LVS(Layout Vs Schematic)验证,质朴说,就是领土与逻辑综合后的门级电路图的较量验证;DRC(Design Rule Checking),设计规则检查,检查连线间距,连线宽度等能否知足工艺请求;ERC(Electrical Rule Checking),电气规则检查,检查短路,开路等电气规则背例;等等。

工具Synopsys的Hercules

现实的后端流程还网罗电路功耗剖析,和随着制造工艺赓续前进发生的DFM(可制造性设计)效果,在此不说了。

物理领土验证完成也就是一切芯片设计阶段完成,下面的就是芯片制造了。物理领土以GDS II的文件名堂交给芯片代工厂(称为Foundry)在晶圆硅片上做涌现实的电路,再阻拦封装和测试,就取得了我们现实望见的芯片

文章议论

相关文章